技术负责人：赵潇腾

技术联系人：赵潇腾 联系电话：17709282195  邮箱：23322697@163.com

关键词：串化器-解串器（SerDes），芯粒间接口，时钟恢复，时钟发生与分布，模拟与混合信号集成电路设计

项目概况：

（一）项目背景

本项目针对高速数据电互连接口中的能耗高、链路建立时间慢等核心难题，依托西安电子科技大学开展攻关，旨在突破高速数据电互连接口收发机架构、能效、复杂度限制，满足数据中心，人工智能、车联网、高性能计算等行业迫切需求，对提升生产效率、改善民生福祉等具有重大战略意义。

（二）项目简介

本项目聚焦高速数据电互连接口中的能效与频率捕获难题，通过(架构创新、时钟频率捕获与恢复技术创新等手段，实现了世界最快的无参考时钟与数据恢复电路，开发的时钟恢复电路已经完成测试，有效解决了链路建立时间问题，为高速数据电互连接口的动态启停提供了技术支撑与解决方案，具有经济效益与社会价值。

（三）关键技术与创新点

本项目采用基于逐级逼近寄存器型（SAR）频带切换和正净电流电荷泵（CP）技术，围绕时钟与数据恢复电路展开技术攻关，重点突破频率捕获速度瓶颈，实现了优于150ns的频率捕获时间，以下是本项目涉及的关键技术：

1、基于SAR逻辑算法的频率切换技术

2、正净电流电荷泵设计

3、单极性符号型鉴频鉴相器

本项目创新点包括：

1、提出基于SAR逻辑算法的频率切换、正净电流电荷泵设计以及单极性符号型鉴频鉴相器技术，突破传统CDR频率捕获速度瓶颈。

2、无限检测范围的频率捕获技术，解决了传统方案检测范围受限的核心痛点问题。

3、基于28nm CMOS工艺设计，所提出的SAR逻辑算法电路仅占0.0012mm²，有效降低了CDR芯片成本，实现了1.9pJ/bit的能量效率。

技术成果清单：

技术成熟度：

   概念验证  原理样机  工程样机  中试  产业化

合作方式：

   联合研发  技术入股  转让  授权（许可） 面议